下面給大家介紹一種控制吸收電容充放電的電路圖。、
 （a）原理電路；（b）實用電路控制吸收電容充放電的電路圖　
  來自PWM集成控制器的脈沖使其通／斷工作。為使VF2的通／斷時間與VF1相反，增設雙向延時電路S1。現假設VF1為截止狀態，VF2為導通狀態，吸收電容Cr充電到VF1的漏極－源極間電壓，由此，也吸收加在VF1上的浪涌電壓。在由延時電路確定的延時時間后VF2截止，但這時，Cr兩端電壓等于加在VF1上的電壓，因此，為零電壓和零電流開關器件斷開方式。　　
   二次側二極管VD2的電流降為零，變壓器無勵磁能量。此時一次主繞組N1感應的回掃電壓變為零，以高于C1上電壓進行充電的吸收電容C1對一次主繞組N1反向放電，這樣，放電電流經VF2的寄生二極管（虛線所示）流通。Cr放電開始時，VF2必須截止。由于Cr放電，電容Cr與一次主繞組的電感Lp產生諧振。
　　若VF2為導通狀態，諧振繼續衰減振蕩，但VF2截止狀態時，電容Cr兩端電壓為零時振蕩停止。若Cr停止諧振，則以VF1和VF2的輸入較小容量電容繼續產生較短周期的諧振。VF1再度導通時，軔小電容放電電流流經VF1本身而消耗掉。VF1導通時，其小容量電容充電的電壓隨導通時間而改變，但Cr兩端電壓降到最低電壓，因此，可以減小Cr產生的損耗。也就是說，即使采用較大容量的電容Cr損耗也不會增大。　　
    一般的(de)M0S－FET寄(ji)生二(er)極(ji)管恢(hui)復(fu)特性不適宜(yi)高頻，因(yin)(yin)此，增設低(di)耗二(er)極(ji)管作(zuo)為(wei)電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)放(fang)電(dian)(dian)(dian)(dian)(dian)二(er)極(ji)管，為(wei)使放(fang)電(dian)(dian)(dian)(dian)(dian)電(dian)(dian)(dian)(dian)(dian)流(liu)全部(bu)流(liu)經(jing)二(er)極(ji)管VD1，在VF2回路中增加了逆阻斷(duan)二(er)極(ji)管VD2．逆阻斷(duan)二(er)極(ji)管VD2的(de)耐(nai)壓(ya)大(da)(da)于(yu)VD1的(de)正向(xiang)壓(ya)降即可(ke)，因(yin)(yin)此，選(xuan)用(yong)(yong)肖特基二(er)極(ji)管（SBD）。另外(wai)，雙向(xiang)延時(shi)(shi)元件(jian)宜(yi)采(cai)用(yong)(yong)可(ke)飽(bao)和電(dian)(dian)(dian)(dian)(dian)抗器，延時(shi)(shi)元件(jian)和YF2的(de)輸(shu)入電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)共同決定延時(shi)(shi)時(shi)(shi)間，需要較長延時(shi)(shi)時(shi)(shi)間時(shi)(shi)，可(ke)在柵極(ji)增接電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)。輸(shu)出電(dian)(dian)(dian)(dian)(dian)流(liu)一減小(xiao)，VF1的(de)導(dao)通(tong)時(shi)(shi)間就(jiu)變短(duan)。這導(dao)通(tong)時(shi)(shi)間若短(duan)于(yu)延時(shi)(shi)時(shi)(shi)間，則VF1截止后，VF2導(dao)通(tong)，因(yin)(yin)此，VF1漏(lou)極(ji)－源極(ji)間電(dian)(dian)(dian)(dian)(dian)壓(ya)UDS的(de)波(bo)形偏離正常波(bo)形，功耗也稍增大(da)(da)。為(wei)降低(di)最小(xiao)輸(shu)出電(dian)(dian)(dian)(dian)(dian)流(liu)，延時(shi)(shi)時(shi)(shi)間要非常短(duan)，這樣，就(jiu)不能充分(fen)有(you)效利用(yong)(yong)電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)Cr。這里，作(zuo)為(wei)大(da)(da)致目(mu)標，最小(xiao)輸(shu)出電(dian)(dian)(dian)(dian)(dian)流(liu)設定為(wei)最大(da)(da)輸(shu)出電(dian)(dian)(dian)(dian)(dian)流(liu)的(de)2％～3％。